CLIPPEDIMAGE= JP401308082A

PAT-NO: JP401308082A

DOCUMENT-IDENTIFIER: JP 01308082 A

TITLE: SEMICONDUCTOR DEVICE

PUBN-DATE: December 12, 1989

INVENTOR-INFORMATION:

NAME

NAKAMURA, OSAMU

ASSIGNEE-INFORMATION:

NAME

CASIO COMPUT CO LTD

COUNTRY N/A

APPL-NO: JP63138386 APPL-DATE: June 7, 1988

INT-CL (IPC): H01L029/80; H01L021/20; H01L029/203

ABSTRACT:

PURPOSE: To provide high carrier mobility and high carrier concentration and to accelerate a switching speed by forming a carrier moving layer in a doping superlattice structure formed of a doped layer and an undoped layer.

CONSTITUTION: A carrier moving layer 14 has a doping superlattice structure formed by alternately laminating N-type GaAs layers 21 in which an impurity such as Si is doped and GaAs layers 22 in which it is not doped. In this case, the thickness of each layer is preferably extremely thin such as 100Å or less. Particularly, the layer 21 is preferably 1 to 50Å, and the layer 22 is preferably 50-100Å thick. The number of the laminated layers is preferably 4 to 30. In this case, the layer 14 can obtain electrons as moving carrier from the layer 21. A potential difference between the layers 21 and 22 is very small. The layer 22 is not affected by the

influence of the ionized impurity, and the electrons can move at a high speed.

COPYRIGHT: (C) 1989, JPO&Japio

⑩日本国特許庁(JP)

◎ 公開特許公報(A) 平1-308082

⑤Int.Cl.⁴

識別記号 庁内整理番号

3公開 平成1年(1989)12月12日

H 01 L 29/80 21/20

H-7735-5F

7739-5F 8526-5F審査請求 未請求 請求項の数 3 (全4頁)

の発明の名称 半導体装置

29/203

②特 願 昭63-138386

20出 顧 昭63(1988)6月7日

2 2 2 3 4 4 4 5 4 5 4 4 5

修 東京都八王子市石川町2951番地の5 カシオ計算機株式会

社八王子研究所内

の出 願 人 カシオ計算機株式会社

東京都新宿区西新宿2丁目6番1号

明 知 书

1. 発明の名称

半導体装置

2. 特許請求の範囲

(3) 前記ドーピング脳はn型の G a A s で形成されており、前記非ドーピング層は G a A s で形成成されていることを特徴とする請求項第 1 項又は

第2項に記載の半導体装置。

3. 発明の詳細な説明

[産業上の利用分野]

この発明は、高電子移動度を有する電界効果型 の半導体装置に関する。

[従来の技術]

近時、HEMT(High E loctron Mobility Transistor 高電子移動度トランジスタ)と称される高速半導体デバイスが注目されている。このHEMTは速い動作特性を示すことからスイッチング素子等としての利用が期待されている。

第3図にHEMTの基本構造を示す。 G a A s 基板 1 上にバッファ脳 2 が設けられ、このバッファ脳 2 の上にドーピングされない G a A s 層 3 がこの 順に アーピングされた A 1 G a A s 層 4 に G a A s 層 3 よりもバンドギャップが広いため、圏 4 に存在するドーピングされたキャリヤが

G a A s 層 3 に供給されて G a A s 層 3 の境界部 3 aを走行する。 G a A s 層 3 はドーピングされていないから、キャリヤが不純物イオンによる散乱を受けない。従って、キャリヤは G a A s 層 3 中を高移動度で走行し、このため大きな相互コンダクタンスを得ることができ、高速スイッチングが可能となる。

[発明が解決しようとする課題]

ところで、このような構造を有するHEMTにおいては、GaAs届3とAIGaAs届4との境界部分のエネルギボテンシャルは第4図に示すようになり、移動するキャリヤはヘテロ接合界面近傍において2次元ガスを形成しており、非常に小さな厚みを有していてキャリヤ濃度は小さい。

これに対し、HEMTにおけるスイッチング速度を更に増加させようとした場合、相互コンダクタンスを一届増加させなくてはならず、このためにはGaAsM3を走行するキャリヤ濃度を増加させる必要がある。

このように走行するキャリヤ濃度を増加させる

の半導体層上に適長間隔をおいて設けられたソース及びドレイン電極と、これら電極間を流れる電流を制御するためのゲート電極とを有することを特徴とする。この場合に、ドーピング脳の脳厚が1乃至50人であることが好ましく、非ドーピング脳の脳厚が50乃至100人であることが好ましい。なむ、ドーピング脳格子を形成するドーピング脳及び非ドーピング脳は、失々、n型のGaAs及びGaAsで形成することができる。
[作用]

ためには、AIGaAs腐4のドーピング濃度を増加させることが考えられる。しかしながら、この場合にはキャリヤ濃度が一定以上になるとキャリヤが腐4にたまり、層3を走行するキャリヤ濃度を有効に増加させることができない。

このような問題を解決するために、届3にドーピングすることも考えられるが、不純物イオンによるキャリヤの散乱のためキャリヤの高移動度が 扱われてしまう。

この発明は以上のような事情に鑑みてなされた ものであって、高キャリヤ移動度及び高キャリヤ 適定を有し、スイッチング速度が極めて大きい半 導体装置を提供することを目的とする。

「護路を解決するための手段」

この発明に係る半導体装置は、半導体支持体と、この支持体上に形成されドーピング層と非ドーピング層とからなるドーピング超格子構造を有するキャリヤ移動層と、このキャリヤ移動層の上にへテロ接合するように形成されキャリヤ移動層よりもエネルギバンドギャップが広い半導体層と、こ

とができる。また、不純物のドーピングをヘテロ 接合したパンドギャップが広い半導体層ではなく、 キャリヤ移動層に直接行なっているので高いキャ リヤ濃度を得ることができる。従って、高い相互 コンダクタンスを得ることができ、スイッチング 速度を著しく高めることができる。

[実施例]

以下、添附図面を参照してこの発明の一実施例について具体的に説明する。

第1図はこの実施例に係る半導体装置を示す断面図である。第1図中、参照符号11はGaAs 基板を示し、この基板11の上にはGaAs バッファ圏12が形成されており、これら基板11及びバッファ層12により支持体13が構成されている。バッファ層12の上には後述するドーピング超格子構造のキャリヤ移動脳14の上にはA1GaAsM15か形成されている。A1GaAsM15か形成されている。A1GaAsM15の上面には、ソース及びドレイン推極17、並びにソース及びドレイン

ン 地極 1 6 . 1 7 の 間にゲート 地極 1 8 が 設けられている。

キャリヤ移動隔14は、不純物例えばSiがドーピングされたn-GaAs隔21とドーピングされたn-GaAs隔21とドーピングできれないGaAs腐22が交互に積隔してなるドーピング超格子構造を有しては産めて薄いことが好ましく、特に、n-GaAs腐21が1乃至50人程度であることが好ましい。また、積層数は4層乃至30層程度が好ましい。この場合に、キャリヤ移動隔14はドーピングされたn-GaAs腐21を含んでいるので、この届21から移動キャリヤとしての電子を得ることができる。

また、ドーピング超格子を構成する層21及び 層22の間のポテンシャルの差は、第2図に示す ように極めて小さく、ほとんど差がないといって よい。この点において、ドーピング超格子と組成

性を有するドーピング超格子構造としたので、相 互コンダクタンスを大きくすることができ、スイ ッチング速度を極めて高速にすることができる。

なお、この実施例においては、キャリヤ移動脳としてn-GaAs層及びGaAs層のドーゼング超格子構造としたが、これに限らず、例えばn-InAs及びInAs等、他の材料で形成することもできる。また、キャリヤ移動層を構成することもできる。また、キャリヤ移動層を構成するドービング層としては上述のような可型にいいる。で、キャリヤ移動層の上に形成される半導体のようなにキャリヤ移動層の上に形成される半導体のよりもバンドギャップが広い半導体であればよい。

[発明の効果]

この危明によれば、キャリヤ移動層をドーピングされた層とドーピングされない層とからなるドーピング群格子構造としたので、各層間のポテンシャルの差が極めて小さく、ドーピング層のキャ

超格子とを明確に区別することができる。このように脳21と路22のポテンシャルの差が小22にので、n-GaAsM21からGaAsM22に極17との間に所定出圧を印加した場合に、ドイングされていない。このないので、イオンの間になる。この場合に、GaAsM22中をも出路22中をも出ることがあまる。だっぱって、イオンのので、イオンの高AsMはドーピングされたn-GaAsMは物による影響を受けることなるれたn-GaAsM21が別による影響をサービングされたn-GaAsM21が別による影響をサービングされたn-GaAsM21が別による影響をサービングされたn-GaAsM21が別による影響をサービングされたn-GaAsM21が別による影響をサービングされたn-GaAsM2による影響を表するととなるため、極めて高い電子の対象されることとなるため、極めて高い移動度を示す。


このように構成される半導体装置は、基本的には世界効果型トランジスタであるから、ソース電極16及びドレイン電極17に所定電圧を印加しつつゲート電極18によりキャリヤ移動層14を流れる電流値を制御することにより動作させる。この際に、キャリヤ移動層14を前述のような特

リヤが非ドーピング脳にも広がり、高いキャリヤ 濃度を得ることができる。しかも、非ドーピング 脳ではキャリヤの移動がイオン化した不純物原子 と空間的に分離されており、高キャリヤ移動度を 得ることができる。従って、高い相互コンダクタ ンスを得ることができ、スイッチング速度を著し く高めることができる。

4. 図面の簡単な説明

第1図はこの発明の一実施例に係る半導体装置を示す断面図、第2図はそのエネルギーバンド図、第3図は従来のHEMTを示す断面図、第4図はそのエネルギーバンド図である。

特許出願人 カシオ計算機株式会社



第 1 図

